AMOLED 显示屏驱动芯片中 MIPI-DSI的研究与实

AMOLED 显现屏驱动芯片中 MIPI-DSI的研讨与完结

张洁，杨国忠

摘要：MIPI-DSI（MIPI-Display Serial Interface，MIPI 显现串行接口），是 MIPI 联盟专门为移动设备的显现供给的处理方案。MIPI-DSI 可分为四个层次，从数据发送接纳到数据运用，别离为 PHY Layer、Lane Management Layer、 Low Level Protocol Layer 和 Application Layer。以分层规划的理念剖析 AMOLED 显现屏驱动芯片中 MIPI-DSI 的完结，并评论了其间的规划难点。

要害词：集成电路规划；显现驱动；数据读取。

中图分类号：TN402；TN873 文章编号：1674-2583(2019)07-0004-04

DOI：10.19339/j.issn.1674-2583.2019.07.002

中文引证格局：张洁,杨国忠.AMOLED显现屏驱动芯片中MIPI-DSI的研讨与完结[J].集成电路运用, 2019, 36(07): 4-6+10.

Study on MIPI-DSI in AMOLED Driver IC

ZHANG Jie, YANG Guozhong

Abstract — MIPI-display serial interface defines protocols between a host processor and peripheral devices that adhere to MIPI alliance specifications for mobile device interfaces. A conceptual view of DSI organizes the interface into 4 functional layers: PHY layer, lane management layer, low level protocol layer and application layer. This article introduces how to realize the MIPI-DSI in AMOLED driver IC and discuss the design difficulty.

Index Terms — integrated circuit design, display driver, data reading.

1 AMOLED

1.1 AMOLED 技能

AMOLED（Active-matrix organic light-emitting diode），有源矩阵有机发光二极体是一种显现屏技能。其间 OLED（有机发光二极体）描绘了薄膜显现技能的详细类型是有机电激发光显现；AM（有源矩阵体）是指背面的像素寻址技能。

AMOLED 技能由于具有广色域，高对比度，超薄，功耗低，有耐性等特色，已逐步被高端智能手机等小尺度的消费电子运用。而且 AMOLED 技能正持续朝着低功耗、低本钱、大尺度方向开展。

1.2 AMOLED 显现屏的显现接口挑选

移动工业处理器接口 MIPI（Mobile Industry Processor Interface）是 MIPI 联盟建议的为移动运用处理器拟定的敞开标准和标准。MIPI 显现串行接口 MIPI-DSI（MIPI-Display Serial Interface）是 MIPI 联盟专门为移动设备的显现供给的处理方案。

最早的 MIPI-DSI，数据通路的带宽支撑到 1 Gbps，最大能够支撑到 2 k 分辨率的显现屏。由于 AMOLED 显现屏的尺度越来越大，分辨率和刷新率越来越高，MIPI 联盟也更新了 DSI 协议，在不添加额定逻辑的基础上，每条数据通路的带宽最大可达 1.5 Gbps。新的 DSI 协议还提出了两种办法支撑更高分辨率的显现屏：（1）进步了数据通路的带宽；（2）提出 multi-port 处理方案，在不进步带宽的基础上，添加现有的硬件资源完结对高分辨率的支撑。

别的，首要用于笔记本电脑等嵌入式设备的 e-DP（embedded DisplayPort）也逐步用在了大尺度的 AMOLED 显现屏中。

本文首要评论和研讨现在运用最为广泛的小尺度显现接口的处理方案 MIPI-DSI。

2 MIPI-DSI 总述

MIPI-DSI 可分为四个层次，从数据发送接纳到数据运用，别离为 PHY Layer、Lane Management Layer、Low Level Protocol Layer和 Application Layer。如图 1 所示。

2.1 PHY Layer

MIPI-DSI有一条时钟通路，四条数据通路。时钟通路首要供给了在 High Speed（高速）数据传输形式下的时钟。数据通路经过串行的办法传递数据，Transmitter（Tx）和 Receiver（Rx）经过 SoT（Start of Transmission）和 EoT（End of Transmission）等特别的数据串来进行数据间的同步。数据传输有 Low Power 形式和 High Speed 形式。Low Power 形式下，带宽小于 20 Mbps，首要用于发送对带宽要求不高的数据，选用 Low Power 形式，能够下降功耗。High Speed 形式的带宽在不添加额定逻辑的基础上，每条数据通路最大可到 1.5 Gbps。别的，Lane 0 可支撑双向传输，用于 Tx 从 Rx 中获取需求的信息，Rx 向 Tx 反应当时的状况。

2.2 Lane Management Layer

Tx 端选用 distributor（数据分配）将需求传递的 video 或 command 数据分红 1/2/3/4 条通路传输，Rx 端选用 merger（数据兼并）将接纳到的数据兼并成原始数据，做 video 和 command 的 decode。图 2 给出 2 通路形式下数据传输示例。

MIPI-DSI 依据不同运用下对带宽的需求，可选第 1、2、3 或 4 条数据通路。假如对带宽要求不高，可挑选用较少的通路传递数据，能够省功耗；假如对带宽要求高，就需求敞开四条数据通路一同作业。表 1 以 2 k 分辨率（1 080×2 160＠60 Hz）为例，计算了 video 别离在 RGB-24 bpp（bit per pixel）、RGB-18 bpp 以及 RGB-16 bpp 下，四种数据通路形式对应的所需求带宽的理论值，用户能够依据MIPI-DSI最大数据通路带宽1.5Gbps，来确认挑选哪一种数据通路形式。

1 080×2 160＠60Hz 对应的 pixel clock 约为 160 MHz。由表 1 可知，假如要求支撑 RGB-24 bpp，只能挑选 4 通路和 3 通路形式，RGB-18 bpp和 RGB-16 bpp能够挑选 4 通路、3 通路和 2 通路形式。

2.3 Low Level Protocol Layer

Tx 端需求依据 DSI spec 的要求，将不同类型的数据处理成不同的数据包。Rx 端则需求从接纳到的数据包中提取出要害数据，而 Low Level Protocol 层就完结了数据的 encode 和 decode 动作。数据包依照长短分红两品种型，Long Packet（数据长包）和 Short Packet（数据短包）。

Short Packet 包含了 32 bit 数据，如图 3 所示，一个 packet 仅能够传 2 Byte 有用的数据，别的，如图 4 所示，包含 1 Byte Data ID，阐明packet的类型。1 Byte ECC，ECC 能够纠一检二，纠正 1 bit 过错，并能检查出 2 bit 的过错。ECC 对确保数据的可靠性起着非常大的效果。

Long Packet 能够传多于 2 Byte 的数据，数据结构如图 5 所示，Long Packet 的 Packet Header 包含 4 Byte，其间 Data ID 阐明 packet 的类型，Word Count（WC）阐明 Long Packet 有用数据的数据量（以 Byte 为单位，最大为 65 535 Byte），Packet Data 为有用数据，Checksum 为校验码。Tx 端会依据 Packet data 计算出一个校验码作为 Packet Footer 送个 Rx，Rx端同样会依据接纳到的有用数据，计算出一个校验码，Rx 会对两个校验码进行比对，假如校验码比对成功，阐明数据接纳正确，假如校验码比对不成功，Rx 端有理由置疑数据的可靠性，并出产一条过错信息，适机送给 Tx。

2.4 Application Layer

Tx 端需求依据数据的品种，打包成数据类型不同的数据包，不同的数据包有着不同的 Data Type。而 Rx 端则需求依据 Low Level Protocol Layer 解出来的有用数据解码出如 pixel 或需求履行的指令等。例如，假如 Rx 端接纳到的 Long Packet 是“Packed Pixel Stream, 24 bit RGB, 8-8-8 Format”，Application Layer 就需求把 Long Packet 的数据依照 Pixel clock 一个像素一个像素的输出，每个像素为 24 bit RGB 888 的格局。又例如，假如 Rx 端接纳到的 Short Packet 是“Sync Event,V sync Start”，Application Layer 就需求提取出 Vsync 信息，并用 Vsync 来同步内部的 video 时序操控。

Tx 端发送给 Rx 端的 Packet 类型和 Rx 端发送给 Tx 端的 Packet 类型是不同的。假如完结的是 DSI-TX，就需求完结 encode Tx 支撑的 packet 类型，一起 decode Rx 支撑的 packet 类型，相对应的，假如完结 DSI-RX，就需求完结 decode Tx 支撑的 packet 类型，encode Rx 支撑 packet 类型。

3 MIPI-DSI_Rx 的分层规划

AMOLED 显现屏驱动芯片中的 DSI 接口是 MIPI-DSI 中的 Rx 端，用于接纳 Tx 端送来的 video data 以及 command，送给芯片中的后续像素处理模块和指令履行模块。图 6 是 DSI-Rx 端的模块化框图以及模块间的要害信号。

（1）经过 PHY Layer，别离输出 Low Power Mode 的数据（LP Data）和 HS Mode 的数据（HS Data）。LP Data 和 HS Data 别离处于 Low Power Mode Clock（LPCLK）和 HS Mode Clock（HSCLK）两个不同的时钟域，而且 LP Data 从 Lane0 输入，数据宽度为 8 bit，而 HS Data 可挑选 1/2/3/4 数据通路输出，对应的数据宽度为 8/16/24/32 bit。那么，Lane Management Layer 规划的要害就在于时钟的处理和数据接口的共同。

LPCLK 是差分信号线异或出来的，数据完毕， LPCLK 也就完毕了，这就形成在 LP mode 下，没有额定的时钟来处理数据。由于 Low Power Mode 下时钟频率不超越 20 MHz，规划中选用的办法是用 LPCLK 的下降沿做 Low Level Protocol Layer 的操作，而选用上升沿来完结 Application Layer 的作业。LPCLK 和 HSCLK 经过 MUX 得到 DSICLK，有必要确保 mux 出来的 clock 彻底没有 glitch，而数据接口最终被共同成了 32 bit。

（2）Low Level Protocol Layer 的首要功用是在数据流中找出 LongPacket 和 ShortPacket，并在解析数据包的一起，检测出协议层的过错。

（3）Packet Data Decode 模块，DSI/DCS Command Codec 模块和 Pixel Data Decode 模块一起构成了 Application Layer。Packet Data Decode 模块首要分出哪些数据是 video，哪些数据是 command，然后别离送到 Pixel Data Decode 做Video 像素的处理，以及 DSI/DCS Command Codec 指令的译出。

（4）Pixel Data Decode 模块需求能处理 video mode 和 command mode 送来的 video data，并能把不同形式的 video data共同成共同的接口。表 2 列出了 video mode下，Tx 宣布的数据包。而command mode，Tx 仅经过“write memory start”和“write memory continue”给出 video 数据，并经过“set pixel format”奉告当时 video 的 pixel format。

（5）AMOLED 显现屏的开关屏指令，是否进入睡觉状况，是否进入 Idle Mode 等指令都是经过 DSI/DCS Command Codec 模块得到，别的，厂商自定义的装备也由这个模块输出。

（6）DSI error status 接纳从 PHY Layer 输出的过错信息和从 Low Level Protocol Layer 输出的过错信息，并处理成 error_status 送给 DSIRX_TX 模块适机送给 DSI 的 Tx 端。别的，DSI error status 模块还会处理 DSI 内部的 timeout（超时），来处理 contention（竞赛）等问题。

（7）DSIRX_TX 模块是 Tx 端和 Rx 端沟通的通道，Tx 能够经过发送 BTA（Bus Turn Around）将 DSI 数据通路的操控权转交给 Rx 端，Rx 在获取数据通路操控权今后就能够给出 Tx 需求的信息，并向 Tx 发送 Rx 内部的过错状况。

（8）时钟规划是 DSI-RX 中最为要害的部分。video data 输入是 DSICLK 时钟域，输出是 pixel clock 时钟域。ASYNC FIFO 完结了转化时钟域的功用。pixel clock 是用芯片内部的晶振（OSC）供给。为了下降芯片对 OSC clock 的要求，规划中，选用每个 OSC clock 输出三个 pixel 的办法使芯片作业在三分之一 pixel clock 下。优点是，对芯片内晶振的要求下降，晶振的最高频率直接变成理论值的三分之一，一起下降了芯片内部电路对时序的要求，40 nm 的工艺就能够满意，缺陷是需求耗费更多的硬件资源。

4 结语

本文仅对 AMOLED 显现屏驱动芯片中的 MIPI 接口进行了评论。AMOLED 驱动芯片包含数字电路部分和模仿电路部分。数字电路部分除了 MIPI-DSI，还包含像素处理算法；在支撑 command mode 的芯片中，包含对像素数据的紧缩宽和紧缩，像素的紧缩存储能够削减芯片内部的存储单元，然后下降芯片的制形本钱。别的，模仿部分还包含电源办理，AMOLED 发光二极管的驱动等。关于完好的驱动芯片的完结还需求愈加深层次的讨论和研讨。现在，芯片现已成功 typeout，选用 UMC 40 nm 工艺，并现已进入实验室测验阶段。

参考文献

[1] MIPI Alliance Specification for Display Serial Interface(DSI),version 1.3[M]. MIPIAlliance, Inc.

[2] MIPI Alliance Specification for Display Command Set(DCS),version 1.3[M]. MIPIAlliance, Inc.

[3] MIPI Alliance Specification for D-PHY, version 1.2[M].MIPI Alliance, Inc.

===========================

本刊为国家新闻出版广电总局第一批确定的我国A类学术期刊，我国知网优先首发。我国知网、维普网、万方数据、CSCD数据库刊源收入。我国集成电路工业仅有国家核定的学术月刊。