3纳米芯片面积比5纳米产品缩小35%耗电量削减50%

（原标题：3纳米芯片面积比5纳米产品缩小35% 耗电量削减50%）

三星电子副会长李在镕近来观赏正在开发“全球第一个3纳米级半导体工艺”的韩国京畿道华城半导体工厂，并听取了关于3纳米工艺技术的陈述，他还与三星电子半导体部分社长团评论了新一代半导体战略。

据了解，三星电子方案使用极紫外光刻（EUV）工艺，进步在7纳米以下精密工程商场的比例。3纳米级半导体工艺方案首要应用到三星的晶圆代工（foundry）工程之中。三星方案下一年下半年在全球最早完结3纳米级芯片的批量生产。

三星电子将在最新的3纳米工程中使用不同于其他工程的新一代工艺“GAA”。三星电子担任半导体工业的部分表明，根据GAA工艺的3纳米芯片面积能够比最近完结开发的5纳米产品面积缩小35%以上，耗电量削减50%，处理速度可进步30%左右。